PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-257987

(43) Date of publication of application: 12.09.2003

(51)Int.Cl.

H01L 21/331 H01L 21/28 H01L 21/8222 H01L 21/8249 H01L 27/06 H01L 29/737

(21)Application number : 2002-053490

(71)Applicant : SONY CORP

(22)Date of filing:

28.02.2002

(72)Inventor: YAMAGATA HIDEO


MATSUMOTO KAZUHARU

MAKITA KAZUAKI TANAKA NOBUFUMI **NEGORO YOICHI**

(54) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME (57)Abstract:

PROBLEM TO BE SOLVED: To provide a high speed and highly integrated semiconductor device and its manufacturing method for reducing a distance in which a SiGa system (SiGe, SiGeC) mixed crystal layer of a polycrystal from the open edge of a base in the SiGe system HBT (hetero-junction bi-polar transistor) is projected to an epitaxial SiGe system mixed crystal layer.

SOLUTION: An opening 38 is formed in the base area of the HBT, a semiconductor layer 30 in a base area is formed by epitaxial growth, and a polycrystal layer is formed on a gate insulating film 12 and an oxide silicon film 21 at the opening 34 in the base area so that a semiconductor device having a non- selective epitaxial base layer can be manufactured. In this case, the gate insulating film 12 and the oxide silicon film 21 at the side edge of the opening 38 in the base area of the HBT are shaped like steps whose number of levels are at least two.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

enalization out on I regist alian?

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-257987

(P2003-257987A)

(43)公開日 平成15年9月12日(2003.9.12)

(51) Int.Cl. ⁷		識別記号		F	I			•	テーマコート* (老	3考)
H01L	21/331			H	0 1 L	21/28		301A	4 M 1 C	4
	21/28	301				29/72		Н	5 F O C	3
	21/8222					27/06		321B	5 F O 4	18
	21/8249 27/06							1 0 1 U	5 F 0 8	3 2
			審査請求	未請求	請求項	頁の数 6	OL	(全 9 頁)	最終頁	に続く
(21)出顧番	}	特願2002-53490(P20	02-53490)	(7	1)出顧		02185 一株式会			
(22)出願日	平成14年2月28日(2002.2.28)			(7)	2)発明:	東京		北品川6丁目	7番35号	
					6) JE 9 11	東京	東京都品川区北品川 6 丁目 7番35号 ソニ 一株式会社内			
				(7:	2)発明	者 松本	一治			
							都品川区: 式会社内	北品川6丁目	7番35号	ソニ
				(74	1)代理,	人 1000	99508			


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 SiGe系(SiGe,SiGeC)HBTのベース領域におけるベースの開口端からの多結晶のSiGe系混晶層がエピタキシャルSiGe系混晶層へせり出す距離を低減し、高速且つ高集積な半導体装置およびその製造方法を提供する。

【解決手段】 HBT(ヘテロ結合バイボーラトランジスタ)のベース領域に開口38を形成し、エピタキシャル成長によりベース領域となる半導体層30を形成する際に、ベース領域の開口38のゲート絶縁膜12、酸化シリコン膜21上に多結晶層が形成される非選択エピタキシャルベース層を有する半導体装置を製造する場合において、HBTのベース領域の開口38側端部のゲート絶縁膜12、酸化シリコン膜21の形状を、少なくとも段数が2段の階段状とした。



弁理士 加藤 久

【特許請求の範囲】

【請求項 1 】 ヘテロ接合バイポーラトランジスタのベ ース領域に開口部を形成し、エピタキシャル成長により ベース領域となる半導体層を形成する際に前記ベース領 域の開口部の絶縁膜上に多結晶層が形成される非選択エ ピタキシャルベース層を有する半導体装置において、 前記へテロ接合バイポーラトランジスタのベース領域の 開口部側端部の絶縁膜の形状を、少なくとも段数が2段 の階段状としたことを特徴とする半導体装置。

1

【請求項2】 前記非選択エピタキシャルベース層が、 前記ベース領域の不純物がドーピングされたシリコン、 または、シリコンーゲルマニウム混晶層、若しくは、シ リコンーゲルマニウムとカーボンからなる混晶層のいず れかからなることを特徴とする請求項1記載の半導体装 潛。

【請求項3】 ヘテロ接合バイポーラトランジスタのベ ース領域に開口部を形成し、エピタキシャル成長により ベース領域となる半導体層を形成する際に前記ベース領 域の開口部の絶縁膜上に多結晶層が形成される非選択エ おいて、

前記へテロ接合バイポーラトランジスタのベース領域の 開口部側端部の絶縁膜の形状を、少なくとも段数が2段 の階段状とすることを特徴とする半導体装置の製造方

【請求項4】 前記非選択エピタキシャルベース層が、 前記ベース領域の不純物がドーピングされたシリコンま たは、シリコンーゲルマニウム混晶層、若しくは、シリ コンーゲルマニウムとカーボンからなる混晶層のいずれ かからなることを特徴とする請求項3記載の半導体装置 30 の製造方法。

【請求項5】 前記へテロ接合バイポーラトランジスタ のベース領域の階段状の開口部側端部を、異方性エッチ ングと等方性エッチングの組み合わせにより形成する請 求項3記載の半導体装置の製造方法。

【請求項6】 異方性エッチングはドライエッチングで あり、等方性エッチングはウエットエッチングである請 求項5記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ヘテロ接合バイボ ーラトランジスタ(Heterojunction Bipolar Transisto r:以下HBTという)のベース領域をエピタキシャル技 術にて形成する半導体装置およびその製造方法に関す る。

[0002]

【従来の技術】例えば、通信装置の周波数変換器等にお いては、共通の半導体基体上に絶縁ゲート型電界効果ト ランジスタ (FET) とHBTとが形成された混載型の 半導体装置が用いられる。このような通信用の混載型半 50 ン膜を開口し、その開口にSb, 〇, による固体ソースを

導体装置の場合、FETと同様にHBTにも動作性能の 高速化が要求される。とのHBTの高速化のためには、 ベースの浅接合化によるキャリアのベース走行時間の短 縮とベースの低抵抗化が重要な課題となってくる。

【0003】しかし、従来のイオン注入技術を用いたべ ース層の形成方法では、注入不純物のチャネリングティ ルの問題から、浅接合のベース幅を実現することは困難

【0004】この問題を解決するものとして、シリコン (Si) 基板上に例えばシリコン - ゲルマニウム (Si 1-x G ex、以下S i G e と記す) やシリコンーゲルマニ ウムーカーボン(Si_{1-x-v}Ge_xC_v、以下SiGeC と記す)の混晶層をエピタキシャル成長させる技術を応 用したSiGeHBTやSiGeCHBT(以下、これ らを総称してSiGe系HBTという)が注目されてい

【0005】ベースを浅接合すると、ベース不純物の濃 度が増大し、エミッタへの正孔の注入が問題となってく るが、SiGe系HBTは、ベース領域にSiに比べて ビタキシャルベース層を有する半導体装置の製造方法に 20 バンドギャップの狭いSiGeやSiGeC(以下、単 に「SiGe」というときは、SiGeCをも含むもの とする)を用いることで、エミッターベース間に電位障 壁が生じるので正孔のエミッタへの注入は大幅に減少す ることになる。したがって、ベースを高キャリア濃度に することによりベース抵抗の低減ができ、更に十分大き な電流増幅率(hg)が得られる。この結果、十分な耐 圧を確保しながら高い周波数特性を実現することができ る。また、ゲルマニウム(Ge)のプロファイルに傾斜 をつけること、すなわち図9の破線で示すようにGe濃 度を、コレクタ側を高く、エミッタ側を低くすることに より、コレクタ側のバンドギャップが狭くなりエミッタ からの電子の注入が加速され、これにより、ベース走行 時間(で。)を短縮した、優れた髙周波特性をもつ髙速 HBTを実現することができる。

> 【0006】図1に、SiGe系HBTを搭載した、H BTと相補型の絶縁ゲート型FETを有する典型的な半 導体装置(以下、BiCMOSと記す)の断面図を示 す。この半導体装置の、従来の製造方法について以下に 述べる。

【0007】第1工程

半導体基体1の素材として、第1導電型(この例ではp 型とする)の基板面方位が(100)結晶面であるシリ コン基板2を用いる。とのシリコン基板2における、高 速用HBTすなわちSiGe系HBT形成部Aと、バイ ポーラトランジスタ形成部Bとに、n型のコレクタ埋め 込み領域4および5をそれぞれ形成する。これらn型の コレクタ埋め込み領域4および5は、図示しないが、熱 酸化プロセスによりシリコン基板2に酸化シリコンを形 成し、NPNトランジスタのコレクタ領域の酸化シリコ

拡散してN'のコレクタ領域を形成することにより形成 する。その後、エピタキシャル成長により例えば抵抗率 1~5Ωcmで厚さ0.6~2.0μmの第2導電型 (この例ではn型とする)の半導体層3を形成する。シ リコン基板2に半導体層3が形成されたものを半導体基 体1とする。

【0008】第2工程

素子分離酸化シリコン膜6を、LOCOS (Local Oxid ation of Silicon: 局所酸化) 法により形成する。具体 的には、図示しないが、先ず例えば半導体層3の表面を 熱酸化して酸化シリコンによるパッド層を形成し、との パッド層の上にCVD法により窒化シリコン(Si ,N.)層を形成することによって耐酸化マスク層を形成 し、この耐酸化マスク層に対してフォトリソグラフィに よるパターンエッチングを行って、素子分離酸化シリコ ン膜6を形成する部分を開口し、その後、スチーム酸化 を行って、素子分離酸化シリコン膜6を形成する。

【0009】第3工程

第2工程で形成した耐酸化マスク層を除去した後、ホウ 素(B)のイオン注入を複数回操り返して行い、p型の 20 図7に示すようにSiGe系HBT形成部Aにベースの 素子分離領域7を、互いに電気的に分離すべき部分間に 形成すると同時に、nチャネル型MOSFET形成部C にp型の第1のウエル領域8を形成する。

【0010】第4工程

リン(P)のイオン注入を複数回繰り返して行い、pチ ャネル型MOSFET (pMOS) 形成部Dにn型の第 2のウエル領域9を形成すると同時に、SiGe系HB T形成部Aおよびバイポーラトランジスタ形成部BのN *のコレクタ領域4および5と接続するコレクタ電極取 り出し領域10および11を形成する。

【0011】第5工程

nチャネル型MOSFET形成部Cとpチャネル型MO SFET形成部Dとに、それぞれゲート絶縁膜12を凡 そ10nm形成し、その後ゲート電極13を形成する。 これらのゲート絶縁膜12およびゲート電極13の形成 に際しては、熱酸化処理を行って、半導体基体1の表面 すなわち半導体層3の表面の、厚い素子分離酸化シリコ ン膜6が形成されていない部分に酸化膜を形成し、この 酸化膜上に例えばn型不純物が髙濃度にドープされた多 用いたドライエッチングによって、それぞれのMOSF ET形成部C、Dに所望のパターンのエッチングを行う ことによって、ゲート絶縁膜12とゲート電極13を形

【0012】第6工程

SiGe系HBT形成部Aと、nチャネル型MOSFE T形成部Cおよびpチャネル型MOSFET形成部D、 それにバイポーラトランジスタ形成部Bのコレクタ電極 取り出し領域11をレジストマスクにて覆い、バイポー米 * ラトランジスタ形成部Bにp型のリンクベース領域14 をイオン注入により形成する。その後、レジストを除去 する。

【0013】第7工程

全面に減圧CVD法にてテトラエトキシシラン(TEO S)を用いて酸化シリコン膜21を形成する。その後、 熱処理を行い、酸化シリコン膜21を緻密化する。

【0014】第8工程

図6に示す工程により、レジストマスクにてSiGe系 HBTのベース領域を開口する。まず、図6(a)に示 すように、ゲート絶縁膜12および酸化シリコン膜21 上にレジストマスク34を形成し、図6(b)に示すよ うにドライエッチングにて、酸化シリコン膜21に所定 厚さの膜が残るように異方性エッチングを行う。その 後、図6(c)に示すように、ウエットエッチングにて ゲート絶縁膜12、酸化シリコン膜21を開口する。そ の後、図6(d)に示すように、既存技術を用いてレジ ストマスク34を除去する。

【0015】第9工程

開口38が設けられた状態で、超高真空CVD法や分子 線エピタキシー法および減圧CVD法(LPCVD:10 w pressure chemical vapor deposition) のうちいずれ かの方法を用いて、半導体層30を成膜する。この半導 体層30は、半導体基体1の露出部にSiGeエピタキ シャル混晶層を形成し、ゲート絶縁膜12、酸化シリコ ン膜21上に、多結晶のSiGe混晶層を形成すること により形成する。このとき、半導体基体1の開口38の 部分はエピタキシャル成長し、マスクの役目をするゲー 30 ト絶縁膜12、酸化シリコン膜21上には多結晶のSi Ge混晶層が形成される。ととで、多結晶のSiGe混 晶層は、その後ベースの取り出し電極として用いられ る。

[0016]

【発明が解決しようとする課題】上述した従来の方法で 形成した半導体層30においては、図7においてx1に 示すように、エピタキシャルSiGeの混晶層aと多結 晶のSiGe混晶層bの境界部分ができる。この領域は 結晶性が悪いため、図8に示すように、エミッタ領域2 結晶シリコン層を形成する。その後、レジストマスクを 40 5Aが、x1の境界部分に当たるとエミッターベース間 のリークが発生し不良が起こる。そこで、エミッタの形 成は境界部分x1より離して形成する必要があり、トラ ンジスタのサイズが大きくなってしまう問題がある。と れにより、コレクタ接合容量(以下、C1.と記す)が大 きくなりトランジスタの髙速化の妨げとなってしまう。 この理由を以下に述べる。

> 【0017】HBTの遮断周波数 (以下、f,と記す) は、以下の式で与えられる。

 $1/(2\pi f_{\tau}) = \tau_{\varepsilon} + \tau_{s} + \tau_{x} + \tau_{c}$

て::エミッタ空乏層充電時間、 τx:コレクタ空乏層走行時間、

【0018】 コレクタ充電時間 (τ_ε) は、コレクタ抵 抗(以下、rscと記す)とコレクタ接合容量Cscの積で 表される。従って、コレクタ接合容量C、が大きくなる と遮断周波数f、が低下する。

【0019】また、境界部分xlの距離が長いとSiG e系HBTのトランジスタサイズが大きくなるため半導 体装置のチップサイズも大きくなり、チップコストが増 大する問題も発生する。

【0020】本発明は、SiGe系HBTのベース領域 において、ベースの開口端からの多結晶のSiGe混晶 層がエピタキシャルSiGe混晶層へせり出す距離を低 滅し、高速且つ高集積な半導体装置およびその製造方法 を提供することを目的とする。

[0021]

【課題を解決するための手段】本発明は、HBTのベー ス領域に開口部を形成し、エピタキシャル成長によりべ ース領域となる半導体層を形成する際に前記ベース領域 の開口部の絶縁膜上に多結晶層が形成される非選択エピ 20 タキシャルベース層を有する半導体装置において、前記 HBTのベース領域の開口部側端部の絶縁膜の形状を、 少なくとも段数が2段の階段状としたものである。本発 明においては、HBTのベース領域の開口部側端部の絶 縁膜の形状が階段状であるので、エピタキシャル成長工 程時にベースの開口端における多結晶のSiGe混晶層 が、エピタキシャルSiGe混晶層へせり出す距離が低 減する。これにより、両混晶層の境界部分の距離が短く なり、トランジスタのサイズを小さくすることができる とともに、コレクタ接合容量も小さくでき、トランジス 30 ヘリウム (He)、酸素 (O₁)を用いて、圧力が8P タを髙速化することができる。

[0022]

【発明の実施の形態】以下、図1~図5を用いて、本発 明の実施の形態を説明する。図1は典型的なBiCMO Sトランジスタの構造を示す断面図、図2は本発明の第 1実施形態に係るSiGe系HBTのベース開□形成工 程を示す断面図、図3は本発明の第1実施形態に係る図 1におけるSiGe系HBT形成部Aの拡大断面図、図 4は本発明の第1実施形態に係るSiGe系HBTのべ 第2実施形態に係るSiGe系HBTのベース開口形成 工程を示す断面図である。なお、図1~図8において、 同じ構成要素には同一の番号を付している。

【0023】 <第1の実施形態>本実施形態に係る半導 体装置の製造方法を、図1~図4を用いて述べる。

【0024】図1において、半導体基体1として、シリ コン基板2を用い、n型のコレクタ埋め込み領域4およ び5を形成した後、エピタキシャル成長により半導体層 3を形成する第1工程、LOCOS法により素子分離酸 て。: ベース走行時間

τς:コレクタ充電時間

域7 および p型の第1のウエル領域8を形成する第3工 程、 n型の第2のウエル領域9 およびコレクタ電極取り 出し領域10,11を形成する第4工程、ゲート絶縁膜 12およびゲート電極13を形成する第5工程、およ び、p型のリンクベース領域14を形成する第6工程ま では、従来の工程と同じであるので説明を省略する。 【0025】第7工程

図2に示す工程により、本発明の第1の実施形態である SiGe系HBTのベース開口38を形成する。まず、 図2(a)に示すように、ゲート絶縁膜12の全面に、 減圧CVD法によりTEOSを用いて、酸化シリコン膜 21を凡そ90 n m形成し、その後、800~900℃ の熱処理を行い酸化シリコン膜21を緻密化させる。続 いて、ゲート絶縁膜12、酸化シリコン膜21上にレジ ストを塗布して、SiGe系HBTのベース領域を形成 する部分を開□したレジストマスク34を形成する。

【0026】その後、図2(b)に示すように、第1の ドライエッチングにて、酸化シリコン膜21を凡そ20 nm程度の残膜となるように異方性エッチングする。ド ライエッチングは、例えば、エッチングガスとしてフロ ン-318 (C,F₈)、一酸化炭素 (CO)、アルゴン (Ar)、酸素(O₂)を用いて、圧力が6Pa(45 mTorr)、RF出力が1000Wで行う。

【0027】その後、図2(c)に示すように、第2の ドライエッチングにより、レジストマスク34を等方性 エッチングにてエッチングする。レジストマスク34を エッチングするには、例えば、エッチングガスとして、 a (60mTorr)、RF出力が350Wで行う。 【0028】続いて、図2(d)、(e) に示すよう に、ウエットエッチングによりゲート絶縁膜12、酸化 シリコン膜21を開口する。ウエットエッチングは、フ ッ酸(HF)とフッ化アンモニウム(NH,F)の混合 液を用いて行う。その後、レジストマスク34は、既存 技術を用いて除去する。なお、ウエットエッチングの代 わりにドライエッチングを用いてもよい。

【0029】第8工程

ースおよびエミッタ領域を示す断面図、図5は本発明の 40 図3に示すように、SiGe系HBT形成部Aにエピタ キシャル技術を用いて半導体層30を形成する。この半 導体層30は、半導体基体1の露出部にはSiGeエピ タキシャル混晶層を形成し、ゲート絶縁膜12、酸化シ リコン膜21上には多結晶のSiGe混晶層を形成する ことにより形成する。このとき、半導体基体1の開口3 8の部分はエピタキシャル成長し、マスクの役目をなす ゲート絶縁膜12、酸化シリコン膜21上には多結晶の SiGe混晶層が形成される。多結晶のSiGe混晶層 は、その後ベースの取り出し電極として用いられる。

化シリコン膜6を形成する第2工程、p型の素子分離領 50 【0030】ここで、減圧CVD法を用いて半導体層3

0を形成する手順について以下に述べる。まず、半導体 基体1の表面に付着している有機物を除去するために、 例えば、所定の温度に加熱した硫酸と過酸化水素水との 混合液を用いて洗浄する。次に、半導体基板上のパーテ ィクルを除去するために、例えば、所定の温度に加熱し たアンモニアと過酸化水素水との混合液を用いて洗浄す る。次に、半導体基体上の表面の金属汚染物および自然 酸化膜を除去するために、希フッ酸水溶液を用いて洗浄 する。なお、この希フッ酸水溶液による洗浄では、水素 パッシベーション処理も行われ、半導体基体1の露出し た表面が水素でターミネートされる。続いて、洗浄処理 が施された半導体基体 1 を、前記の成膜装置に搬送す

【0031】半導体基体1は、真空排気機能を有するロ ードロックに搬入して所定時間真空排気を行う。続い て、ロードロックに接続された反応炉に半導体基体1を 大気に解放せずに搬入する。次に、反応炉に水素ガスを 導入しながら、約900℃まで半導体基体1を加熱し、 水素ベークを行う。次に水素ガスを導入したままで、約 760~650℃の温度まで降温し、成膜のための原料 20 し、エッチングマスクとしたフォトレジストを除去す ガスであるモノシラン (SiH,)、ゲルマン (Ge H、)、および不純物ガスとしてジボラン(B, H。)ガ スを供給してエピタキシャル成長を行う。更に、半導体 層30は、例えば、シリコンのバッファ層を6~20 n m形成した後、ゲルマニウム濃度を0atoms%から 15atoms%に傾斜させた層を10~15nm形成 し、その後、ゲルマニウム濃度を15atoms%から Oatoms%に傾斜させた層を40~50nm形成 し、シリコンキャップ層を40~60nm形成する。ま た、前記シリコン-ゲルマニウム混晶層には、所定のボ 30 ロン濃度となるよう不純物をドーピングする。

【0032】図4には、本発明の第1の実施形態に関す るエミッタ・ベース領域の断面図を示している。同図に 示すように、SiGe系HBTのベース開口端のゲート 絶縁膜12、酸化シリコン膜21を階段状にすることで 多結晶のSiGe混晶層がSiGeエピタキシャル混晶 層にせり出す距離、すなわち図4のA点-B点間の距離 L5を、図8に示す従来技術の場合のA'点-B'点間 の距離し5より短くすることが可能である。これによ り、図4のA点-C点間の距離L6を短くすることが可 40 能であり、コレクタ接合容量C16の低減が可能であり、 更にトランジスタサイズの縮小も可能である。

【0033】続いて、pチャネル型MOSFET形成部 Dに、フォトレジストをマスクとして、ゲート電極13 の形成部を挟んでその両側に、p型のソースないしはド レイン領域(以下、ソース/ドレイン領域という) 15 を形成する. このソース/ドレイン領域は、例えば、B F,を1×10¹¹~5×10¹¹/cm¹のドーズ量でイオ ン注入する。次に、前記pチャネル型MOSFETのソ ース/ドレイン領域15の形成方法と同様の手法にて、

nチャネル型MOSFETのソース/ドレイン領域16 をイオン注入技術にて形成する。続いて、バイポーラト ランジスタの真性ベースとなる領域をレジストマスクに て開口し、イオン注入によりベース領域23を形成す る。このバイポーラトランジスタの真性ベース領域の形 成が終わり次第、イオン注入のマスクとして用いたフォ トレジストを全面除去する。前記フォトレジストを全面 除去後、例えば、800~850℃にて10~30分の 熱処理を行い、pチャネル型MOSFETおよびnチャ ネル型MOSFETのソースないしはドレイン領域およ びバイポーラトランジスタの真性ベース領域の不純物を 活性化させる。

【0034】その後、減圧CVD法にてTEOSを用い て例えば、厚さ100~150nmの酸化シリコン膜2 2を全面に形成する。なお、SiGe系HBT以外の部 分は、酸化シリコン膜21上に積み重なっている。続い て、第1およびバイポーラトランジスタのエミッタ領域 となる部分をフォトリソグラフィと反応性イオンエッチ ング(RIE)によりパターンエッチングを行い開口 る。

【0035】その後、減圧CVD法にて例えば、厚さ1 00~150nmの多結晶シリコン層24を形成する。 次に、n型の不純物の例えば、ヒ素(As)を30~7 0 k e Vで、1×10¹⁵~1×10¹⁶/c m²のドーズ **量にてイオン注入する。次に、多結晶シリコン層をフォ** トリソグラフィとRIE法によりパターンエッチングを 行う。その後、減圧CVD法にてTEOSを用いて例え ば、厚さ200~300nmの酸化シリコン膜26を全 面に形成する。

【0036】続いて、1000~1100℃、5~30 秒間のアニールを行う。このようにして多結晶シリコン 層中のヒ素(As)をSiGe系HBTの半導体層30 中のエミッタ領域25Aおよびバイポーラトランジスタ の真性ベース領域23中のエミッタ領域25Bを形成す る。

【0037】その後、SiGe系HBTおよびバイポー ラトランジスタのエミッタ電極27、ベース電極28、 コレクタ電極29、および、pチャネル型MOSFE T、nチャネル型MOSFETのソース電極31、ゲー ト電極32、ドレイン電極33の各部に金属電極を形成 し、半導体装置が形成される。

【0038】 <第2の実施形態>本発明の第2の実施形 態を、図5を用いて説明する。第1工程から第6工程ま では第1の実施形態と同じであるので説明は省略し、第 7工程について説明する。本実施形態においては、図5 に示す工程によりSiGe系HBTであるSiGe系H BTのベース開口部を形成する。

【0039】まず、図5(a)に示すように、ゲート絶 50 縁膜12上に窒化シリコン膜35を凡そ30nm形成

し、窒化シリコン膜35上にレジストを塗布して、Si Ge系HBTのベース領域を形成する部分を開口したレ ジストマスク34を形成する。続いて、図5(b)に示 すように、第1のドライエッチングにより、窒化シリコ ン膜35を異方性エッチングする。ドライエッチング は、例えば、エッチングガスとして塩素(C1)、酸素 (O₂)を用いて、圧力が4Pa(30mTorr)、 RF出力が100~300₩で行う。

【0040】その後、レジストマスク34を除去する。 CCで、窒化シリコン膜35は、SiGe系HBT以外 10 の領域において、図示しないが容量素子として兼用する ことも可能である。

【0041】その後、図5(c)に示すように、窒化シ リコン膜35上に全面に減圧CVD法にてTEOSを用 いて、酸化シリコン膜36を凡そ60nm形成し、その 後、800~900℃の熱処理を行い、酸化シリコン膜 36を緻密化させる。続いて、酸化シリコン膜36上に レジストを塗布して、SiGe系HBTのベース領域開* *口部を形成するためのレジストマスク37を形成する。 【0042】その後、図5(d)に示すように、ウエッ トエッチングにて酸化シリコン膜36、およびゲート絶 緑膜12を開口する。上述のウエットエッチングは、フ ッ酸(HF)とフッ化アンモニウム(NH,F)の混合 液を用いて行う。なお、等方性エッチングであれば、ド ライエッチングでも使用できる。

【0043】続いて、図5 (e) に示すように、レジス トマスク37は既存技術を用いて除去する。この第7工 程に続く第8工程以降は、第1の実施形態と同様である ので説明を省略する。

【0044】表1は、上述した第1および第2の実施形 態と従来技術を用いた場合について、SiGe系HBT のベース開口端部の多結晶SiGe混晶層が、SiGe エピタキシャル混晶層にせり出す距離(L5)を比較し た実施例を示す。

[0045]

【表1】

	L 1	L 2	L3	L 4	L 5	
実施例(a)	130nm	100 nm	13nm	160nm	46. Onm	
実施例(b)	130nm	100nm	35nm	· 156nm	45.7nm	
実施例(c)	130nm	100nm	45 n.m.	143nm	70. 4nm	
従来例	130nm	100nm	100nm	_	108. 0nm	

【0046】表1中のL1はSiGeエピタキシャル混 晶層膜厚、L2はSiGe系HBTのベース開口部にお ける絶縁膜の最上部の膜厚、L3はSiGe系HBTの ベース開口端における1段目の絶縁膜膜厚、L4は前記 L3の段差部の距離を示している。

【0047】上記の結果から、本発明の実施形態のよう にSiGe系HBTのベース開口端を階段状にすること で、多結晶のSiGe混晶層がSiGeエピタキシャル 混晶層にせり出す距離(L5)を約1/2から2/3に 低減することが可能になる。

【0048】なお、表1に示したL1、L2、L3、L 4は一例であり、所望とされるSiGeエピタキシャル 混晶層の膜厚に応じて、前記L1、L2、L3、L4の 数値は任意に変更することが可能である。

【0049】更に、本発明の実施形態では、SiGe系 40 HBTのベース開口部における絶縁膜の段差は2段形成 しているが、少なくとも2段以上あれば良く、それ以上 の段数であってもよい。

【0050】上述した第1および第2の実施形態では、 SiGe系HBTのベース領域はSiGe混晶層をエピ タキシャル成長させることについて説明したが、ベース 領域にSiGeやSiGeC以外の必要な不純物を含む シリコンエピタキシャル層や混晶層を形成する場合にも 全く同様に適用可能である。

[0051]

【発明の効果】上述したように、本発明によれば、HB Tのベース領域の開口部側端部の絶縁膜の形状を、少な くとも段数が2段の階段状としたことにより、ベース領 域の開口部側端部からの多結晶のSiGe混晶層がエビ 30 タキシャルSiGe混晶層へせり出す距離を縮小すると とが可能となる。とれにより、コレクタ結合容量を低減 でき、高速で且つ高集積な半導体装置の製造が実現でき る。また、非選択エピタキシャルベース層は、ベース領 域の不純物がドーピングされたシリコンまたは、SiG e混晶層、若しくは、SiGeC混晶層のいずれかによ り構成することができる。HBTのベース領域の階段状 の開口部側端部は、ドライエッチング等の異方性エッチ ングと、ウエットエッチング等の等方性エッチングの組 み合わせにより容易に形成することができる。

【図面の簡単な説明】

【図1】 典型的なBiCMOSトランジスタの構造を 示す断面図である。

【図2】 本発明の第1実施形態に係る図1におけるS iGe系HBT形成部Aの拡大断面図である。

【図3】 本発明の第1実施形態に係るSiGe系HB Tのベース開口部形成工程を示す断面図である。

【図4】 本発明の第1実施形態に係るSiGe系HB Tのベースおよびエミッタ領域を示す断面図である。

【図5】 本発明の第2実施形態に係るSiGe系HB

50 Tのベース開口部形成工程を示す断面図である。

(7)

11

【図6】 従来例におけるSiGe系HBTのベース開口部形成工程を示す断面図である。

【図7】 図1におけるSiGe系HBT形成部Aの従来例の拡大断面図である。

【図8】 従来例におけるSiGe系HBTのベースおよびエミッタ領域を示す断面図である。

【図9】 従来例のSiGe系HBTの製造過程においてGeのプロファイルに傾斜をつける手法を示す説明図である。

【符号の説明】

A SiGe系HBT形成部

B バイポーラトランジスタ形成部

C nチャネル型MOSFET形成部

D pチャネル型MOSFET形成部

1 半導体基体

2 シリコン基板

3 半導体層

4,5 n型のコレクタ埋め込み領域

6 素子分離酸化シリコン膜

7 p型の素子分離領域

8 p型の第1のウエル領域

9 n型の第2のウエル領域

10,11 コレクタ電極取り出し領域

12 ゲート絶縁膜

* 13 ゲート電極

14 p型のリンクベース領域

15 pチャネル型MOSFETのソース/ドレイン領

12

域

16 n チャネル型MOSFETのソース/ドレイン領

域

21 酸化シリコン膜

22 酸化シリコン膜

23 真性ベース領域

10 24 多結晶シリコン層

25A. 25B エミッタ領域

26 酸化シリコン膜

27 エミッタ電極

28 ベース電極

29 コレクタ電極

30 半導体層

31 ソース電極

32 ゲート電極

33 ドレイン電極

20 34 レジストマスク

35 窒化シリコン膜


36 酸化シリコン膜


37 レジストマスク


* 38 ベースの開口


【図1】

[図6]









フロントページの続き

(51) Int. Cl. '

識別記号

HO1L 29/737

(72)発明者 牧田 和明

福岡県福岡市早良区百道浜2丁目3番2号

ソニーセミコンダクタ九州株式会社内

(72)発明者 田中 伸史

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 根来 陽一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

FΙ

テーマコード(参考)

Fターム(参考) 4M104 AA01 BB01 BB40 CC05 DD43

DD45 FF09 GG06

5F003 AP04 BA97 BB07 BB08 BE07

BF06 BG06 BJ15 BM01 BP11

BP23 BP34 BS06 BS08

5F048 AA07 AA10 AC05 AC10 BA14

BB05 BE03 BF05 BF18 BG12

BG14 CA03 CA07 CA08 CA14

5F082 AA06 AA11 AA17 BA04 BA26

BA28 BA31 BA35 BA47 BC03

BCO9 CAO1 DAO3 DA10 EA13

EA14 EA15 EA16 EA22